英偉達(dá)近期推出的Blackwell架構(gòu)GPU，被譽(yù)為半導(dǎo)體領(lǐng)域的巔峰之作，其復(fù)雜度前所未有，給制造、封裝及測試環(huán)節(jié)帶來了前所未有的挑戰(zhàn)。據(jù)知情人士透露，這款GPU在正式投產(chǎn)前夕，遭遇了一系列生產(chǎn)瓶頸，導(dǎo)致初期良品率不盡如人意。面對(duì)這一困境，英偉達(dá)不得不調(diào)整策略，對(duì)GPU設(shè)計(jì)進(jìn)行了細(xì)致入微的修改，并重新進(jìn)行了流片，這一系列舉措直接導(dǎo)致產(chǎn)品上市時(shí)間推遲了整整一個(gè)季度。
全球最大的芯片測試設(shè)備供應(yīng)商Advantest的首席執(zhí)行官Doug Lefever在近日的訪談中透露，相較于上一代Hopper架構(gòu)，Blackwell架構(gòu)的數(shù)據(jù)中心GPU測試時(shí)間大幅增加，幾乎達(dá)到了三到四倍。這意味著，每一顆GPU在出廠前，都需要在不同的測試工具上經(jīng)歷數(shù)十次的嚴(yán)格檢驗(yàn)。
隨著晶體管數(shù)量的激增，測試工作的復(fù)雜性也隨之呈現(xiàn)指數(shù)級(jí)增長。以Blackwell架構(gòu)的B100/B200為例，這兩款GPU內(nèi)置了驚人的2080億個(gè)晶體管，通過NVLink 5.0技術(shù)將兩塊獨(dú)立制造的芯片緊密相連。這種創(chuàng)新的設(shè)計(jì)，雖然帶來了性能上的飛躍，但也使得測試時(shí)間理論上需要翻倍。不僅如此，每個(gè)計(jì)算小芯片和內(nèi)存小芯片（盡管HBM3堆棧已由DRAM制造商進(jìn)行了初步測試）在集成到RDL中介層時(shí)，都需要進(jìn)行多次的測試驗(yàn)證。
臺(tái)積電的CoWoS-L 2.5D封裝技術(shù)，為Blackwell架構(gòu)GPU的封裝過程增添了額外的測試步驟，有時(shí)這些測試還會(huì)分階段進(jìn)行，以確保封裝中的每個(gè)組件都能正常工作，且互連穩(wěn)定可靠。盡管具體的測試次數(shù)并未公開，但業(yè)內(nèi)人士普遍認(rèn)為，相較于前代H100，Blackwell架構(gòu)GPU的測試流程要復(fù)雜得多。
Blackwell架構(gòu)產(chǎn)品的超長測試周期，不僅反映了高性能芯片在設(shè)計(jì)上的日益復(fù)雜化，也凸顯了對(duì)于AI和HPC領(lǐng)域應(yīng)用的嚴(yán)苛要求。為了確保這些芯片能在各種數(shù)據(jù)中心環(huán)境中與其他組件無縫協(xié)作，同時(shí)保持卓越的性能和可靠性，業(yè)界不得不面對(duì)更加艱巨的驗(yàn)證挑戰(zhàn)。這一趨勢，無疑將對(duì)未來的半導(dǎo)體技術(shù)發(fā)展產(chǎn)生深遠(yuǎn)的影響。
