博通公司在ASIC/DSA領(lǐng)域的技術(shù)領(lǐng)先地位近日再次受到市場關(guān)注。根據(jù)摩根士丹利的預(yù)測，高端定制ASIC芯片市場規(guī)模預(yù)計(jì)將在200億至300億美元之間，年復(fù)合增長率高達(dá)20%。在這一市場中，博通和Marvell占據(jù)了超過60%的份額，其中博通以約55-60%的市場份額領(lǐng)跑，其增長率甚至超過了英偉達(dá)。
盡管ASIC概念炙手可熱，但一個產(chǎn)品或企業(yè)能否持續(xù)發(fā)展，關(guān)鍵在于技術(shù)和產(chǎn)品的本質(zhì)。在AI芯片領(lǐng)域，博通憑借其獨(dú)特的技術(shù)優(yōu)勢，穩(wěn)固了其在市場的領(lǐng)先地位。與通用GPU相比，博通的ASIC/DSA芯片在特定應(yīng)用中展現(xiàn)出更高的效能、更低的功耗和成本。
博通的優(yōu)勢主要體現(xiàn)在幾個方面。首先，博通為Google、meta、字節(jié)跳動和OpenAI等客戶定制了多代TPU設(shè)計(jì)，積累了豐富的設(shè)計(jì)流程與優(yōu)化技術(shù)。其次，博通掌握了先進(jìn)的3D/3.5D SOIC技術(shù)，這在當(dāng)前半導(dǎo)體工藝提升變緩的背景下顯得尤為重要。博通還具備高速互連與CPO技術(shù)，進(jìn)一步提升了其芯片的性能和能效。
博通的定制AI芯片（XPU）架構(gòu)由客戶決定，但博通提供設(shè)計(jì)流程和性能優(yōu)化技術(shù)。以Google的Trillium TPU為例，博通在矩陣計(jì)算單元的電路優(yōu)化和矩陣單元之間的互連性能提升方面展現(xiàn)出了關(guān)鍵優(yōu)勢。這些技術(shù)積累使得博通能夠?yàn)榭蛻籼峁└咝阅堋⒌统杀镜腁I芯片解決方案。
除了傳統(tǒng)的CPU/DSP IP核外，博通還擁有交換、互連接口、存儲接口等關(guān)鍵IP核。這些成體系的IP核不僅降低了ASIC/DSA產(chǎn)品的成本和研發(fā)周期，還降低了不同IP核聯(lián)合使用的設(shè)計(jì)風(fēng)險(xiǎn)。對于Google、meta等具備芯片設(shè)計(jì)能力的企業(yè)而言，采用博通的IP核設(shè)計(jì)高性能AI芯片可以更加高效和經(jīng)濟(jì)。
博通的另一個殺手锏是3.5D XDSiP技術(shù)。該技術(shù)通過堆疊計(jì)算核心，在原有2.5D方案的基礎(chǔ)上實(shí)現(xiàn)了更高的集成度和性能。據(jù)悉，博通正為客戶開發(fā)五種以上的3.5D產(chǎn)品，并將于2026年開始生產(chǎn)發(fā)貨。這一技術(shù)不僅解決了工藝進(jìn)步變緩帶來的技術(shù)挑戰(zhàn)，還提供了足夠的物理空間分離以有效解決散熱和串?dāng)_問題。
在光互連技術(shù)方面，博通同樣展現(xiàn)出了強(qiáng)大的實(shí)力。其CPO（共封裝光學(xué)）技術(shù)將光學(xué)器件直接集成到芯片封裝中，減少了銅線傳輸損耗和DSP傳輸延遲，實(shí)現(xiàn)了更高的帶寬和更低的延遲。這一技術(shù)對于數(shù)據(jù)密集型AI和HPC應(yīng)用而言具有重要意義。
盡管博通在ASIC/DSA領(lǐng)域取得了顯著成就，但未來的競爭依然激烈。大模型算法架構(gòu)的演進(jìn)和英偉達(dá)等競爭對手的策略調(diào)整都可能對博通的市場地位產(chǎn)生影響。然而，憑借其在3.5D IC和光互連方面的技術(shù)優(yōu)勢，博通有望繼續(xù)保持其在AI芯片領(lǐng)域的領(lǐng)先地位。
